like fpga

2024/01/21

ZynqでOCMを変数に使ってみる

XILINX   

Zynqで変数にOCMを使用してみる 結論 1.5倍早い 目的 Zynq On Chip Memory OCMを変数として使用する やり方 ...
READ MORE
2024/01/10

ZynqでOCMを使ってみる

XILINX   

Ruslan SikunovによるPixabayからの画像
結論 ocmがDDRより3倍早い 目的 ZynqのOn Chip Memory OCMを使ってみる 仕様 Zynqのデータシートをみると、O...
READ MORE
2024/01/09

Zynqのタイマーを動かしてみる

XILINX   

ZynqのTTCを動作させてみる Zynq UltraScale +のTRMを確認する https://docs.xilinx.com/v/...
READ MORE
2024/01/08

000035819 – 2023.2 Vitis 統合 IDE – FreeRTOS BSP の BSP 設定で STDIN/STDOUT パラメーターが見つからない

XILINX   

https://support.xilinx.com/s/article/000035819?language=ja&t=17046...
READ MORE
2024/01/08

ultra96で、Vitis 2023.2を使用して、FreeRTOSで、コンソールが表示できない[未解決]

XILINX   

ultra96で、Vitis 2023.2を使用して、FreeRTOSで、uart1が使用できない。未解決。 未解決だが、投稿しておく。 問...
READ MORE
2022/05/04

ultra96でpetalinuxを起動する

XILINX   

petalinux install 準備 petalinuxをインストール前に次のツールをインストールしておく petalinuxダウンロー...
READ MORE
2022/05/01

Vivadoで、DPUのプロジェクトをUltra96用に作ってみる

XILINX   

DPUを使ったPlatformを作りたいと思った。 以下にQiitaの記事がありますが、Vivadoのバージョンが2019.2で、自分の環境...
READ MORE
2021/12/19

Vitis Exit breakpoint of fsbl is not hit

XILINX   

Vitisで、JTAGで、Run Hardwareで、 exit breakpoint of fsbl is not hit …...
READ MORE
2021/12/19

create vivado 2021.2 xsa file at ultra96

XILINX   

ultra96用のxsaファイルを作成する vivadoを起動する Create Projectをクリックする Nextをクリックする Pr...
READ MORE
2021/10/03

Debug vitis and vivado by ILA in 2021.1

XILINX   

VitisとVivadoを使ったデバックです。 デバック対象は、Blcok Memory Generatorを接続して、Block Memr...
READ MORE
2021/05/30

8×8の画像をDCTする[pixel image processing dct]

XILINX   

FPGAで、DCTの演算を行う。DCTは、画像の圧縮(サイズを小さくする）ために使用されることが多い。例えば、MPEGやAVC、HEVCで使...
READ MORE
2021/05/29

8×8の画像をverilogで処理する[pixel image processing]

XILINX   

FPGAで、8×8の画像処理を実施する。以下のような画像を処理する。 処理の流れは、以下のような感じだ。 デバイスは、Zynqで、...
READ MORE
2021/04/24

System Verilog in vivado block design

XILINX   

System Verilogで書いたコードを、Vivadoのblock Designに追加しようと思ったら、追加できなかった。 system...
READ MORE
2021/04/23

Debug Verilog in vivado and vitis

XILINX   

ultra96を使って、VerilogのDebugをしているのだが、Debug方法は、たぶん、間違っていると思う。。。。けど、blogに残し...
READ MORE
2021/04/22

How to use bram in vivado

XILINX   

ZynqのCPUから、Block Ramを使用したことがあったが、Verilogから、Block Ramを利用したことがなかった気がしたので...
READ MORE
2020/12/30

add driver on petalinux

XILINX   

新しいHWを追加した場合など、Driverを自分で作らなければ行けない時があると思う。FPGAだしー。 最初に環境変数を設定する。 ドライバ...
READ MORE
2020/12/27

petalinux 2020.2 on ultra96

XILINX   

petalinuxをインストールしたので、petalinuxをビルドして、ultra96で、起動まで確認してみた。 主に、ug1144-pe...
READ MORE
2020/12/26

ultra96 hello world by vitis 2020.2

XILINX   

前回の続きで、ultra96のHWを実装した後に、SWで、Hello Worldを実装します。 前回の記事です。 Vitisを起動するために...
READ MORE
2020/12/26

create ultra96 bitsream in vivado 2020.2

XILINX   

ultra96のbitstreamを作るために、Board Fileを用意する https://github.com/Avnet/bdf の...
READ MORE
2020/10/02

jtag not detect in vivado

XILINX   

Vivadoで、基板がJTAGに認識されない。 これに時間をかけるのは２回目、Linux版だとデフォルトで、JTAGのドライバーがインストー...
READ MORE
2020/08/29

Ultra96 v2 Vivado/Vitis 2020.1 Tutorial

XILINX   

Ultra96を使ってVivado/Vitisのチュートリアルを実践したいと思う。 最初に、Ultra96でチュートリアルをするために、ul...
READ MORE
2020/08/22

ultra96 add command line interface on freeRTOS

XILINX   

FPGAの確認する時に、毎回Vitisでプログラムを作っていた。以下の点で良くなかった。 ・FPGAのロジックを作るたびに、プログラムを変更...
READ MORE
2020/08/16

ultra96 vio を試す

XILINX   

ultra96で、vioのテストをした。vioは簡単に扱えると聞いたので、試してみました。 最初は、ultra96のチュートリアルベースに、...
READ MORE
2020/07/23

ultra96とZYBO Z7の比較

XILINX   

MIPI を試してみたくて、ZYBO Z7が欲しくなりました。本当は、ultra96で使える拡張ボードがあれば良いのですが、taobaoに売...
READ MORE
2020/07/14

Use block memory generator in ultra96(zynq)

XILINX   

今日は、block memory generatorを使った。最初は、直接block memory generatorを使おうかと思いました...
READ MORE
2020/07/05

ultra96(zynq)で、PLからPSにアクセスするモジュールを作成した

XILINX   

本当は、PSのGICにアクセスしたかったのだが、アクセスできるのは、 0x0〜0x7fffffff 0xff000000〜0xfffffff...
READ MORE
2020/07/05

ultra96(ZYNQ)で簡単なDMAを作成した

XILINX   

ultra96(ZYNQ)で、簡単なDMAを作成した。 ZYNQなので、DDRにアクセスするときは、PS経由になります。 ブロック図だと以下...
READ MORE
2020/06/28

ultra96(ZYNQ) でHello World vitis 2020.1

XILINX   

最新の環境を入れたい！と思って、Vitis 2020.1を導入した。最初、Ubuntu20に、2020.1をインストールしたのだが、Viav...
READ MORE
2020/06/13

Vivado 1bitを入力するシミュレーション環境

XILINX   

ファイルから読み出して、1bitずつ入力するシミュレーション環境を作成して、1 CLK 1bit入力ので、データを全部入力したら日が暮れそう...
READ MORE
2020/05/30

VivadoでRTLのシミュレーションを行う

XILINX   

RTL初心者です。Vivadoを使ったらシミュレーションを簡単に実行できたのでメモしておきます。 VivadoでProjectを適当な名前で...
READ MORE
2020/05/28

ultra96(ZYNQ)で、AXI DMAのサンプルを動かす

XILINX   

ultra96(ZYNQ)で、AXI DMAのサンプルを動かしました。   ここのサイトを参考に、作成しました。   DMAは、PSのメモリ...
READ MORE
2020/05/03

ultra96(zynq)で、複数CPUの起動をする（JTAG)

XILINX   

ultra96(zynq)で複数CPUを1度にJTAGで起動できるみたい。 CPU0は、Hello Worldの繰り返し、CPU1は、LED...
READ MORE
2020/05/02

ultra96(zynq)にmicro blazeを追加して、独自IPでLEDを制御する

XILINX   

今回は、ultra96に、micro blazeに独自IPを追加して、LEDを点灯させた。 自分のやったのとちょっと違うけど、詳細は、FPG...
READ MORE
2020/05/02

ultra96(zynq)でmicro blazeを追加しTimer割り込みを実装する

XILINX   

今回もultra96で、micro blazeを動かし、micro blaze上にTimer割り込みを実装して、LEDを点滅させた。 自分の...
READ MORE
2020/04/29

ultra96(zynq)で、microblazeを動かす

XILINX   

今回は、ultra96でmicroblazeを動かした。ZYNQだからARM載っているから不要かもしれないが、CPUを増やせなんて夢が広がる...
READ MORE
2020/04/25

ultra96(zynq)で、任意の画面をDisplay Portに表示する

XILINX   

前回のblogでは、サンプルのプログラムを動かして、テストパターンを表示した。今回は、オリジナルの画面をultra96のDisplay Po...
READ MORE
2020/04/21

ultra96 (zynq) Ubuntu uart設定

XILINX   

Vivadoの環境を作成するために、WindowsからUbuntuに移行した。 Windowsの時は、teratermを使用していたが、Ub...
READ MORE
2020/04/16

ordered port connections cannot be mixed

XILINX   

vivadoで、エラーに苦労した。。。最初はそんなもんか。。。 で、このエラーの正体 ordered port connections ca...
READ MORE
2020/04/12

ultra96(ZYNQ)で、DisplayPortにテストパターンを表示する

XILINX   

ZYNQのPSの設定ですが、このサイトを参考にさせてもらいました！ 本当いろいろ情報があっていつも助かります！ 今回のテストパターンは、上は...
READ MORE
2020/04/07

ultra96(ZYNQ)でVGA出力 (シミュのみ)

XILINX   

このFPGAプログラミング大全 Xilinx編のVGA出力の演習をultra96でやってみる。ultra96にVGAの出力はないので、今回は...
READ MORE
2020/03/29

ultra96(ZYNQ)で、SWをつけてLチカをする (SWは未動作)

XILINX   

FPGAプログラミング大全 Xilinx編をベースに勉強中。 ultra96で外部にボタンSWをつけて、Lチカの速度を変更できるようにした。...
READ MORE
2020/03/22

Xilinx ZYNQ ultra96 PL側のLチカ 　独自IPを使用

XILINX   

前回は、GPIOのIPを使用した。今回は、独自のIPを使用して、Lチカを実行してみようと思う。しかし、今のところ、ultra96のPLには、...
READ MORE
2020/03/15

ultra96でLチカを試す PS側のLED

XILINX   

Qiitaの記事に、ZYBO (Z7-20)のLチカの記事あるので、それをベースにLチカをしてみる。 https://qiita.com/i...
READ MORE
2020/03/10

ultra96 (Zynq) arm cortex r5 でfree rtosを動かす

XILINX   

ultra96のarm cortex r5で、free rtosを動かす。 最初に、ZYNQのHW側ですが、ultra96のチュートリアルを...
READ MORE
2020/02/24

petalinux ビルドと起動 2018.3 (ultra96 V2 環境構築)

XILINX   

次に、petalinuxのビルドを行う 以下のサイトが参考になった、petalinuxのビルド様子を動画で配信しているので困ったらみるとよい...
READ MORE
2020/02/24

petalinux インストール 2018.3 (ultra96 V2 環境構築)

XILINX   

前回まで、2018.2でpetalinuxの環境を作成してきたが、失敗した。 avnetのページを見ると、ultra96 v2用のpetal...
READ MORE
2020/02/23

xilinx　ultra96 ドキュメント

XILINX   

ultra96の開発で読む必要がありそうなドキュメントを挙げておく。 Zynq US+テクニカルリファレンスマニュアル Zynqのハードウェ...
READ MORE
2020/02/23

ultra96 factory Imageの起動

XILINX   

ultra96のFacotryImageの起動の方法だ。 FactoryImageをダウンロードする。 http://zedboard.or...
READ MORE
2020/02/21

ubuntu16環境構築 (ultra96 v2 petalinux環境構築準備)

XILINX   

2020.2.24追記：2018.2ははやめました。2018.3で構築しました。リンク 前回、centosをインストールした。しかし問題があ...
READ MORE

  • 最近の投稿

  • android array beginner daily ddn display port docker Failed to find amba_pl node ffmpeg fpga FPGAプログライミング全集 Xilinx編 freeRTOS install jetson nano kernel build kria kv260 linux loop lowlatency modnet nvidia petalinux python srt-live-transmit system verilog ubuntu ultra96 utlra96 verilator verilog virtualbox vitis vitishls Vivado vivado 2021.1 vscode wsl2 xilin xilinx Xilinx IP z-turn zturn zynq zynq7000