like fpga

2024/01/21

ZynqでOCMを変数に使ってみる

XILINX   

Zynqで変数にOCMを使用してみる 結論 1.5倍早い 目的 Zynq On Chip Memory OCMを変数として使用する やり方 ...
READ MORE
2024/01/10

ZynqでOCMを使ってみる

XILINX   

Ruslan SikunovによるPixabayからの画像
結論 ocmがDDRより3倍早い 目的 ZynqのOn Chip Memory OCMを使ってみる 仕様 Zynqのデータシートをみると、O...
READ MORE
2024/01/09

Zynqのタイマーを動かしてみる

XILINX   

ZynqのTTCを動作させてみる Zynq UltraScale +のTRMを確認する https://docs.xilinx.com/v/...
READ MORE
2024/01/08

000035819 – 2023.2 Vitis 統合 IDE – FreeRTOS BSP の BSP 設定で STDIN/STDOUT パラメーターが見つからない

XILINX   

https://support.xilinx.com/s/article/000035819?language=ja&t=17046...
READ MORE
2023/02/25

dokcerをインストールする

XILINX   

Dockerをインストールする。環境は、Ubuntu 20 公式ページに沿って行う https://docs.docker.com/engi...
READ MORE
2023/02/25

Xilinx(Vivado,Vitis)のツールをインストールする

XILINX   

Xilinxのツールのインストール方法を記載する PC条件 Xilinxのツールをダウンロードするためには、ディスクの空き容量が200GB程...
READ MORE
2022/12/17

z-turnでvitis hw platformを作った

XILINX   

bess.hamiti@gmail.comによるPixabayからの画像
z-turnでVitis HW Platformを作成する。以下の動画を参考にしている プロジェクトの作成 ディレクトリと、プロジェクト名を...
READ MORE
2022/12/12

Vitis HLSで生成したxoファイルをkv260で実行する

XILINX   

Willfried WendeによるPixabayからの画像
vitis hlsで作成したKernel関数をkv260で動かす。 Vitis HLS Kernel関数の作成 以下の記事を参考にして、HL...
READ MORE
2022/12/11

vitisのプロジェクトをゼロから作ってみる カーネル関数を含む

XILINX   

Hong daewoongによるPixabayからの画像
VitisのサンプルにあったVector Addのようなプロジェクトを自分で作成する例です。Vector Addは、処理の一部をFPGAで実...
READ MORE
2022/12/10

vitisのサンプルプログラムを自分用に修正した

XILINX   

mibroによるPixabayからの画像
Vitisのサンプルプログラムvector addを修正して、自分のプログラムを動作させる カーネル関数 HLSするカーネルの関数は、自作し...
READ MORE
2022/12/04

create hls project for kv260

XILINX   

Tonda TranによるPixabayからの画像
簡単なHLSのプロジェクトを作成する Vitis HLSプロジェクト作成 vitisを起動して、Project nameとWorkspace...
READ MORE
2022/12/03

create vitis plarform in kv260 -2

XILINX   

の続きです。以下のQiitaの記事を参考にしています。自分用のメモです。 https://qiita.com/basaro_k/items/...
READ MORE
2022/11/30

create vitis plarform in kv260 -1

XILINX   

Marc ManhartによるPixabayからの画像
Qiitaの以下の記事を参考にしています。自分用のメモです。 https://qiita.com/basaro_k/items/e83128...
READ MORE
2022/01/16

Vitis/Vivado install fail

XILINX   

Vitis/Vivaodをインストールしたが、ダウンロード直前に、User Authenticationを何度も聞かれ、インストールが進まな...
READ MORE
2021/10/03

Debug vitis and vivado by ILA in 2021.1

XILINX   

VitisとVivadoを使ったデバックです。 デバック対象は、Blcok Memory Generatorを接続して、Block Memr...
READ MORE
2021/07/17

Kriaを入手した！Getting Startedをやってみた

XILINX   

Kriaを入手しました。まずは、XilinxのページにあるGetting Startedをそのまま実行しました。 https://www.x...
READ MORE
2021/07/15

fatal error in vivado 2021.1 install

XILINX   

rdi_0134_2021.1_0610_2318.xzが解凍できないみたい。...
READ MORE
2021/04/23

Debug Verilog in vivado and vitis

XILINX   

ultra96を使って、VerilogのDebugをしているのだが、Debug方法は、たぶん、間違っていると思う。。。。けど、blogに残し...
READ MORE
2020/08/27

Not Supported Linux OS, when install vivado/vitis 2020.1

XILINX   

Ubuntu18にVivato/Vitisをインストールする時に、Not Supported Linux OSと表示された。 また、端末側に...
READ MORE
2020/08/25

Vitis/Vivado 2020.1 install on Ubuntu18

XILINX   

XilinxのVitis 2020.1をUbuntu 18にインストールする。...
READ MORE
2020/07/14

Use block memory generator in ultra96(zynq)

XILINX   

今日は、block memory generatorを使った。最初は、直接block memory generatorを使おうかと思いました...
READ MORE
2020/07/05

ultra96(zynq)で、PLからPSにアクセスするモジュールを作成した

XILINX   

本当は、PSのGICにアクセスしたかったのだが、アクセスできるのは、 0x0〜0x7fffffff 0xff000000〜0xfffffff...
READ MORE
2020/07/05

ultra96(ZYNQ)で簡単なDMAを作成した

XILINX   

ultra96(ZYNQ)で、簡単なDMAを作成した。 ZYNQなので、DDRにアクセスするときは、PS経由になります。 ブロック図だと以下...
READ MORE
2020/06/28

ultra96(ZYNQ) でHello World vitis 2020.1

XILINX   

最新の環境を入れたい！と思って、Vitis 2020.1を導入した。最初、Ubuntu20に、2020.1をインストールしたのだが、Viav...
READ MORE

  • 最近の投稿

  • android array beginner daily ddn display port docker Failed to find amba_pl node ffmpeg fpga FPGAプログライミング全集 Xilinx編 freeRTOS install jetson nano kernel build kria kv260 linux loop lowlatency modnet nvidia petalinux python srt-live-transmit system verilog ubuntu ultra96 utlra96 verilator verilog virtualbox vitis vitishls Vivado vivado 2021.1 vscode wsl2 xilin xilinx Xilinx IP z-turn zturn zynq zynq7000