I like fpga

change the world by fpga

ZYNQ

2021/05/30

8×8の画像をDCTする[pixel image processing dct]

FPGA   VERILOG   ZYNQ   

FPGAで、DCTの演算を行う。DCTは、画像の圧縮(サイズを小さくする)ために使用されることが多い。例えば、MPEGやAVC、HEVCで使...
READ MORE
2021/05/29

8×8の画像をverilogで処理する[pixel image processing]

FPGA   VERILOG   ZYNQ   

FPGAで、8×8の画像処理を実施する。以下のような画像を処理する。 処理の流れは、以下のような感じだ。 デバイスは、Zynqで、...
READ MORE
2021/04/24

How to add custom ip in vivado

FPGA   VERILOG   ZYNQ   

自作のIPを作る手順をまとめておく。XilinxのVivadoのマニュアルを読めば良いと思うが、マニュアルが多くて、いろいろ読む気しない。。...
READ MORE
2021/04/24

System Verilog in vivado block design

FPGA   VERILOG   ZYNQ   

System Verilogで書いたコードを、Vivadoのblock Designに追加しようと思ったら、追加できなかった。 system...
READ MORE
2021/04/23

Debug Verilog in vivado and vitis

FPGA   HARDWARE   VERILOG   ZYNQ   

ultra96を使って、VerilogのDebugをしているのだが、Debug方法は、たぶん、間違っていると思う。。。。けど、blogに残し...
READ MORE
2021/04/22

How to use bram in vivado

FPGA   VERILOG   ZYNQ   

ZynqのCPUから、Block Ramを使用したことがあったが、Verilogから、Block Ramを利用したことがなかった気がしたので...
READ MORE
2021/01/14

build trd zcu106 pcie express in vivado

FPGA   HARDWARE   ZYNQ   

PCIEの勉強のために、zcu106のTarget Reference Design(TRD)のPCIEのモデルをビルドする。TRDは、以下...
READ MORE
2021/01/01

add driver (kernel module) on petalinux

ZYNQ   

前回の記事の内容だと、起動後に、insmodするLoadable Kernel moduleになった。今回は、Kernelに組み込み方法を調...
READ MORE
2020/12/30

add driver on petalinux

ZYNQ   

新しいHWを追加した場合など、Driverを自分で作らなければ行けない時があると思う。FPGAだしー。 最初に環境変数を設定する。 ドライバ...
READ MORE
2020/12/27

petalinux 2020.2 on ultra96

ZYNQ   

petalinuxをインストールしたので、petalinuxをビルドして、ultra96で、起動まで確認してみた。 主に、ug1144-pe...
READ MORE