2021/01/20

Analyze pci express zynq pl

bignner   FPGA   pcie   

前回の続きで、zcu106のPCI ExpressのTRDを見て行こうと思う。最初に、PCI Expressの規格を調べてみよう。と言っても規格書は、ネットには落ちていないので、wikipediaから調べる。

https://ja.wikipedia.org/wiki/PCI_Express

最初に物理的配線を確認する。

各PINを想像してみる。RC側(例えばPC側)から見たイメージで説明を書いてみる。

PINSideName
1APRSNT1#Cardが接続中か確認するPIN
1B+12V電源
4AGroundグランド
5ATCKJTAG用
5BSMCLKSM Bus。たぶん、補助通信用
6ATDIJTAG用
6BSMDATSM Bus。たぶん、補助通信用
7ATDOJTAG用
8ATMSSM Bus。たぶん、補助通信用
8B+3.3V電源
9BTRST#JTAG用
10B+3.3V auxaux用電源。
11APERST#リセット。RC側がカードをリセットする信号。
11BWAKE#電源復帰。パワーセーブ時に、復帰したことを通知する?
12BCLKREQ#クロック要求。カード側がクロックを要求する時か?
13AREFCLK+基準クロック差動+。
14AREFCLK-基準クロック差動ー。
14BHSOp(0)レーン0 送信。差動+。
15BHSOn(0)レーン0送信。差動ー。
16AHSlp(0)レーン0受信。差動+
17AHSln(0)レーン0受信。差動ー。

x1のところまで、見てみた。x4、x16とレーンが増えていくが、基本は、PRSTとレーンの信号が追加されるだけだ。

補助的なところと、パワーセーブを除くと、REFCLKとHSOp、HSlp、PERSTが重要な信号だと思う。

電源等を除くと、論理的には、以下のブロック図だと思う。

«