2020/09/24

Implement axi stream write?(1)

bignner   FPGA   Xilinx   

Vivadoを使って、AXI StreamのWriteを実装してみる。

AXI Streamの仕様は、以下からダウンロードした。

https://developer.arm.com/documentation/ihi0022/d

また、AXIのコードのテンプレートとして、いつもやっているのは、VivadoのTools→Create and Package New IP…を選択する。

Create and Package New IPで、Nextを選択する

次の画面で、Create AXI4 Peripheralにチェックして、Nextを選択する。

ここで、適当な名前をつける。今回は、「myip_mock」という名前をつけた。

Add Interfacesの画面で、使用するAXIのIFを用意する。今回は、AXI Stream をMasterでライトするモジュールを作成するため、

・Interface Type:Stream

・Interface Mode:Master

で設定して、Nextを選択する

で、Add IP to the repositoryにチェックをして、Finishを選択する。

で、今作成したAXIのテンプレートを取り込む。VivadoのPROJECT MANAGER→Design Sourceで、右クリックをして、Add Sourcesを選択する

Add or create design sourcesをチェックして、Nextを選択する。

そして、Add Filesを選択する

次に、先程追加したAXIのテンプレートのファイルを探して、選択して、OKを選択する。

そうすると、VivadoのDesign Sourcesに追加される。

そして、この追加したソースをベースに、AXI Stream Writeの実装をしていこうと思う。

« »