I like fpga

change the world by fpga

udemy

2021/08/01

kria build error , ERROR: pseudo-native-1.9.0+gitAUTOINC+060058bb29-r0 do_compile: oe_runmake failed

ZYNQ   

kriaのpetalinuxをビルドしようとすると、ビルドエラーになる。 Ubuntのバージョンが悪い?...
READ MORE
2021/07/29

kv260-vitisをビルドしたらエラーになった[kv260-vitis make xsa build error rdiargs.sh 309 line]

ZYNQ   

rdiargs.sh 309 line KriaのSmartCamera用のプラットフォームのビルドをしようと思ったが、rdiargs.sh...
READ MORE
2021/07/23

Kriaのpetalinuxをビルドする [Vivado 2021.1]

ZYNQ   

Kria用にpetalinuxをビルドして動作させてみた。以下のサイトを参考にした。 https://xilinx.github.io/kr...
READ MORE
2021/07/17

Kriaを入手した!Getting Startedをやってみた

ZYNQ   

Kriaを入手しました。まずは、XilinxのページにあるGetting Startedをそのまま実行しました。 https://www.x...
READ MORE
2021/07/15

fatal error in vivado 2021.1 install

FPGA   

rdi_0134_2021.1_0610_2318.xzが解凍できないみたい。...
READ MORE
2021/07/11

d-42aをsimロック解除して、楽天モバイルのesimで動かす

ETC   

水に強いタブレットがほしくて、d-42aを中古で購入しました。simロック解除して、楽天モバイルでesimの契約をして、d-42aに設定しま...
READ MORE
2021/07/04

verilatorで、pthreadを使う

VERILOG   

pthreadをverilatorで使う方法です。pthreadを使うと言うか、ビルド時にビルドオプションをどう渡すかという話になります。 ...
READ MORE
2021/06/06

verilogで、桁数からbitmask値を作る [make bitmask in verilog]

VERILOG   

xegxefによるPixabayからの画像
桁数が決まっていて、その桁に対するbitmaskを作成するプログラムをverilogで作った。 パラメータの説明だ。 val 桁数 out_...
READ MORE
2021/06/06

floor(log2)をverilogで実装した[floor log2 in verilog]

VERILOG   

いろいろ疑問はあるのですが。。。。とりあえず、log2のfloorをverilogで実装しました。C言語で記述すると、 これをverilog...
READ MORE
2021/05/30

8×8の画像をDCTする[pixel image processing dct]

FPGA   VERILOG   ZYNQ   

FPGAで、DCTの演算を行う。DCTは、画像の圧縮(サイズを小さくする)ために使用されることが多い。例えば、MPEGやAVC、HEVCで使...
READ MORE