2021/05/08

オンデマンド ラーニング 動画作成

ETC   

GWを利用して、eラーニング用の動画を作成した。動画に使ったツールのメモをしておく。 ディスクトップ動画 操作を録画するためのツールは、OB...
READ MORE
2021/04/24

How to add custom ip in vivado

FPGA   VERILOG   ZYNQ   

自作のIPを作る手順をまとめておく。XilinxのVivadoのマニュアルを読めば良いと思うが、マニュアルが多くて、いろいろ読む気しない。。...
READ MORE
2021/04/24

System Verilog in vivado block design

FPGA   VERILOG   ZYNQ   

System Verilogで書いたコードを、Vivadoのblock Designに追加しようと思ったら、追加できなかった。 system...
READ MORE
2021/04/23

Debug Verilog in vivado and vitis

FPGA   HARDWARE   VERILOG   ZYNQ   

ultra96を使って、VerilogのDebugをしているのだが、Debug方法は、たぶん、間違っていると思う。。。。けど、blogに残し...
READ MORE
2021/04/22

How to use bram in vivado

FPGA   VERILOG   ZYNQ   

ZynqのCPUから、Block Ramを使用したことがあったが、Verilogから、Block Ramを利用したことがなかった気がしたので...
READ MORE
2021/03/25

Two-dimesional array in system verilog and generate multiple instance

VERILOG   

2次元配列を用意して、その配列を引数にして、インスタンスを生成します。 配列を引数に持つ複数生成される回路 複数生成される回路は、配列を入力...
READ MORE
2021/03/20

build Ubuntu 20 (focal) linux kernel by generic and lowlatency

SOFTWARE   

Ubuntu20のLinux KernelのBuildを行う。 こちらのBlogを参考にした。しっかりポイントが書かれていて本当に助かった。...
READ MORE
2021/03/13

Array in system verilog

FPGA   

system Verilogで、配列を使ってみる。 入力側 パラメータの定義として、配列を用意する。8bitのデータを8個分用意する。 al...
READ MORE
2021/01/20

Analyze pci express zynq pl

FPGA   HARDWARE   

前回の続きで、zcu106のPCI ExpressのTRDを見て行こうと思う。最初に、PCI Expressの規格を調べてみよう。と言っても...
READ MORE
2021/01/14

build trd zcu106 pcie express in vivado

FPGA   HARDWARE   ZYNQ   

PCIEの勉強のために、zcu106のTarget Reference Design(TRD)のPCIEのモデルをビルドする。TRDは、以下...
READ MORE