2021/03/25

Two-dimesional array in system verilog and generate multiple instance

VERILOG   

2次元配列を用意して、その配列を引数にして、インスタンスを生成します。 配列を引数に持つ複数生成される回路 複数生成される回路は、配列を入力...
READ MORE
2021/03/20

build Ubuntu 20 (focal) linux kernel by generic and lowlatency

SOFTWARE   

Ubuntu20のLinux KernelのBuildを行う。 こちらのBlogを参考にした。しっかりポイントが書かれていて本当に助かった。...
READ MORE
2021/03/13

Array in system verilog

FPGA   

system Verilogで、配列を使ってみる。 入力側 パラメータの定義として、配列を用意する。8bitのデータを8個分用意する。 al...
READ MORE
2021/01/20

Analyze pci express zynq pl

FPGA   HARDWARE   

前回の続きで、zcu106のPCI ExpressのTRDを見て行こうと思う。最初に、PCI Expressの規格を調べてみよう。と言っても...
READ MORE
2021/01/14

build trd zcu106 pcie express in vivado

FPGA   HARDWARE   ZYNQ   

PCIEの勉強のために、zcu106のTarget Reference Design(TRD)のPCIEのモデルをビルドする。TRDは、以下...
READ MORE
2021/01/01

add driver (kernel module) on petalinux

ZYNQ   

前回の記事の内容だと、起動後に、insmodするLoadable Kernel moduleになった。今回は、Kernelに組み込み方法を調...
READ MORE
2020/12/30

add driver on petalinux

ZYNQ   

新しいHWを追加した場合など、Driverを自分で作らなければ行けない時があると思う。FPGAだしー。 最初に環境変数を設定する。 ドライバ...
READ MORE
2020/12/27

petalinux 2020.2 on ultra96

ZYNQ   

petalinuxをインストールしたので、petalinuxをビルドして、ultra96で、起動まで確認してみた。 主に、ug1144-pe...
READ MORE
2020/12/26

install petalinux 2020.2

FPGA   SOFTWARE   ZYNQ   

次に、petalinux 2020.2をインストールしておく。 2020.1と同じ方法でインストールできた。...
READ MORE
2020/12/26

ultra96 hello world by vitis 2020.2

ZYNQ   

前回の続きで、ultra96のHWを実装した後に、SWで、Hello Worldを実装します。 前回の記事です。 Vitisを起動するために...
READ MORE